用这个库居然可以使用Python进行FPGA逻辑开发_ZNDS问答

我用make来仿真的，不知道这样好不好

好，我还是选择Verilog

可以研究一下如何用python和verilog联合测试

时序分析怎么办？python写的东西能对应到关键路径吗？毕竟FPGA不只是能点个灯。

所以文章的标题是进行逻辑开发

很棒！所以我选择verilog，哈哈哈。谢谢作者帮我拓宽了视野[赞同]

感谢您的投稿！

基于scala语法的chisel和spinalHDL在仿真能力上应该已经不输这玩意了，而且语法更加简洁，clk reset之类的能省的都省了

delay只能延迟整数ns，myhdl如何处理小数ns的时钟？

我觉得我认识你

		自动登录	找回密码
密码			立即注册

用这个库居然可以使用Python进行FPGA逻辑开发